当前位置 > 首页 > 网站建设学院 > > 移动通信

利用DDS实现CDMA/FH扩频----刘彤

2/14/2005来源:移动通信人气:8852

利用DDS实现CDMA/FH扩频----刘彤 摘要 本文阐述了跳频扩频的基本原理,进而提出了一种利用直接数字频率合成(DDS) 实现 CDMA/FH的方法,最后给出了实验电路及测试结果 关键词 扩频 码分多址 跳频 直接数字 频率合成 数模变换 在移动通信等视距微波数据无线通信中,多径衰落非常严重,深度衰落会引起远距 离通信的突发错误。为了减缓其有害影响,人们提出一种扩频调制解调技术,它的主要 特点是:发送信号时所占用的频带比发送数字信息时所需的最小频带大得多。因此基本 上可以解决脉冲噪声阻塞和低探测概率两个重要的通信问题。 扩频有直接序列码分多址(CDMA/DS)和跳频码分多址(CDMA/FH)两种方法。 1 CDMA/FH技术 所谓跳频,就是发端在扩频码(PN码)的控制下,周期性地改变传输信号的载波频 率;在收端,有一与发端同步跳动的本地振荡源,接收信号与本地振荡信号混合则可恢 复发端所传输的信号(解跳)。 目前,跳频系统常见的数据调制方式是MFSK。如图1所示,二进制数据经串/并变 换,送到数据调制器进行MFSK调制,产生M个小间隔的频偏,再与本地跳频频率合成 器产生的跳频信号相乘,将频谱搬移到载波频率上。其中跳频频率合成器受PN码的控 制,产生大频率间隔跳动的载波频率。 接收机有一个与发射机同步跳动的跳频频率合成器,其输出频率信号与接收信号相 乘,将接收信号频谱从载波频率恢复(解跳),从而得到M级FSK信号,再送到数据解调 器进行解调,并通过并/串变换,转为二进制数据。 要实现发端与收端同步跳动,收端必须要有与发端相同的扩频码,换句话说,只有 具有相同扩频码的接收端,才能正确地解跳发端的信号。从这一角度来讲,可将扩频码 看作地址码,只有当地址码相同时,发端与收端才能进行通信,故称为码分多址(CDMA )。 假定每过Tc秒,跳频频率合成器就将数据调制器的输出转换到另一个载波频率上, 而每过Ts秒,数据调制器则在该载波频率的基础上,产生小间隔的频偏。当Tc<Ts或跳 频速率高于1000跳/秒时,FH系统称作快速跳频系统。 如图2所示,MFSK调制器可产生4个频偏,即输出4个频率中的一个,每一频率又被 划分为2个片断。每过一个片断,MFSK调制器的输出就跳到另一个不同的载波频率(跳 频带)上。 在快速跳频系统中,跳频带在输出每个符号时可以改变多次(图中为2次),因此 在每个传输的信号上都可看到频率分集增益。 2 快速跳频的具体实现——直接数字频率合成 直接数字频率合成器(DDS)具有一系列优良性能:可获得精细分辨率、频率转换 速度快(仅限于器件的响应速度)和转换频率时相位连续等,因此可用DDS来实现快速 跳频。 2.1 DDS内部结构和工作原理 图3是双直接数字频率合成器框图,内部由两个互相独立的DDS组成。两个DDS共用 同一个接口,微处理器可以通过这个接口对其进行控制。每个DDS都有两个相位增量寄 存器(PIR A和PIR B),用来存放相位增量值。在外部信号EXT MUX的控制下,相位累 加器从PIR A和PIR B中选取一个输出,并将所选取的32位相位增量值和累加器本身的相 位值相加,所得相位总和作为累加器本身的新相位值储存起来,并为下一次累加做准 备。每过一个系统周期,相位累加器便进行一次累加,所得到的相位总和中只有16位高 位部分作为有效相位部分,送往正弦查寻功能器进行查寻,并产生12位数字化正弦波输 出值。最后,这12位数值再送到数模变换器(DAC)和低通滤波器(LPF),得到正弦波 输出,如图4所示。 2.2 实现方法 1.数字部分 (1)相位增量值的输入 如果要使DDS输出某一频率F0,相位增量寄存器中必须存放有与这一频率相对应的 相位增量值。设系统的时钟频率为Fs,则它们的换算关系为:F0=Fs·非/2k。 其中,K是相位增量的位数,在这里K=32。由该式可见,当系统时钟频率FS选定后, 与所要产生的频率F相对应的相位增量非可以经计算得出。例如,当Fs=30MHz,7.5MHz) (2的32次方)/30MHz=2的30次方= 40 000 000(H)也就是说,将32位二进制数值非 写入相位增量寄存器(PIR)后,便可产生与该非对应的频率7.5MHz。 由于PIR是32位寄存器,对应于4个地址,每个地址可存放8位。只要使用微处理器的 写操作,便可完成上述PIR赋值任务。 (2)置位与触发 加电后,相位累加器中的相位值是随机的,必须对其进行置位操作,通过置位寄存 器可以完成这一任务。在置位寄存器中写入任意值,当下一个跳频时钟触发时,累加器 便置零。如果不使用跳频时钟,跳频时钟寄存器也可通过写入任意值来实现触发功能。 由此可见,要使DDS输出所需要的频率,首先应向相位增量寄存器输入与所需频率对 应的相位值(32位),然后通过向相位增量寄存器中写入任意值来触发,或者直接利用 跳频时钟的上升沿来触发该频率的产生。 2.模拟部分 由于DDS输出的是12位数字化正弦波,所以必须经过数模转换,才可得到模拟正弦波。 在该正弦波中,有许多谐波分量,频谱杂散很高,因此必须使用低通滤波器将这些杂散 分量滤除。 (1)数模转换(DAC) 从理论上讲,数模转换器输入位数越多,输出的波形也就越纯正,所以应采用12位的 数模转换器,以便充分利用DDS输出的12位数值。 这里采用了AD公司的AD9721双列直插芯片。该芯片的取样速率为100MS/S,可接收10 位的TTL电子输入值。这些电平输入值在时钟上升沿到来之际,送到电流切换网,转换成 与之在数值上相对应的两个形式上互补的电流Iout和Iout’,通过阻性负载,这两个电流 可换算成电压,从而完成数模转换。 (2)低通滤波器 由于DDS输出的谐波分量较丰富,再加上数模转换器的非线性等因素,致使DDS输出的 杂散很高,这就需要使用低通滤波器将这些杂散滤除。 一般情况下,滤波器分为三种类型;最平坦型、切比雪夫(等波纹)型和椭圆(双等 波纹)型。其中椭圆型滤波器不仅在通带和阻带内都具有均匀的衰减特性,而且其通带与 阻带之间的过渡带曲线非常陡峭,可以滤除离通带很近的杂波。 图5为派型低通椭圆滤波器的网络结构,其输人端由一个单电容开始,输出瑞由一个 单电容结束,总臂数为(2M+1)。如果给定通带内最大衰减An、阻带内最小衰减An和选 择性因子k,则可确定滤波器的阶数m它们之间的关系可用下式表示: 通过通带上限频率fp和阻带下限频率fs,可以确定选择性因子:k=fp/fs。 3 实验电路和测试结果 该频率合成器的频稳度<=0.5X10(负6),在偏离主频1kHZ处,-80dBC/ HZ。杂散分 量最大值位于18MHZ处,约为-60dBC。跳频速度约3000跳/秒(取决于单板机时钟频率)。 总之,在数字卫星通信、移动通信、跳频抗干扰等领域,CDMA/FH有着广阔的应用前 景。对此项技术的深入研究,必将会推动通信事业的发展,使之达到一个新的水平。