小资料：SLC与MLC
在容量扩展方面，三星公司是多核心封装的肯定支持者，而且是SLC（Single-Level Cell，单级单元）的坚定拥护者，也是MLC技术的反对者，这与东芝的策略有明显的不同（后者是双管齐下）。
SLC与MLC的原理对比
三星公司承认MLC在提高存储容量方面所做的贡献，但是它也认为，只要采用足够先进的工艺（如90nm和65nm）以及多核心封装技术，SLC完全可以在容量上与MLC一争高下。
三星所做的SLC与MLC之前的比较（点击放大）
需要指出的是，对MLC的异议并不仅是三星公司一家，闻名的闪存存储方案供给商M-Systems也表示MLC产品的可靠性和性能方面会有一定的问题，并且在可擦除次数上，由于MLC采用的浮栅对材料的非凡要求，因此寿命也将是传统SLC的1/10。
不过，界业分析MLC已经发展了多年，日趋成熟，配未来的半导体技术，MLC的相关缺陷将会被克服，因此从长远角度讲，MLC技术仍有较好的发展前景。三星公司也于最近透露，假如能满足相关的要求，不排除在2005年推出MLC闪存的可能。
三星预备依靠自己领先的加工水平，通过先进的生产工艺与MLC一较高下，三星声称会比MLC产品提前6至9个月使用更先进的生产工艺（点击放大）
MLC通过4种电平值来实现在一个浮动栅中存储两位信息的目的（点击放大）
MLC目前已经发展至第4代，应用于最新的L18/L30产品。而且不光是NOR型闪存在使用，东芝在2003年2月推出第一款MLC型的NAND闪存，并于2004年4月推出采用MLC技术的4Gbit与8Gbit NAND闪存（后者是将两个4Gbit芯片核心集成封装）显然这对于本来就以容量见长的NAND闪存更是如虎添翼。
相比之下，AMD去年开始使用的MirrorBit技术更为巧妙一些，它通过在浮动栅上划分出两块独立的存储区，并配合可相互转变的“源/漏极”设计，可在一个浮动栅存储两个bit的数据。目前除了AMD之外，主要采用MirrorBit厂商是AMD的合作伙伴富士通公司。另据传AMD还在开发每单元存储4bit的技术，但最近也并没有新的报道出现，倒是推出了采用第二代MirrorBit技术的产品。
MirrorBit的在浮动栅上划分出两个独立的存储区，而可相互转变的源极与漏极可分别对相应的存储区操作（点击放大）
MLC与MirrorBit谁优谁劣暂且不管，至少它们都能在原有的晶体管数量（目前的存储单元都是1T的设计）的基础上，提高一倍的存储容量，也就意味着在相同的核心面积下，芯片的容量可成倍提高，这对闪存（不管是NOR还是NAND型）的扩容来说，实在是个好消息。
相对而言，从封装角度入手提高存储容量则是封装技术水平较高的厂商所更喜欢采用的一种捷径，究竟掌上设备的生产者更关心对PCB影响巨大的芯片面积而不是高度（当然，也要在一定的范围内，否则超薄机身就没戏了）。目前MCP（Multi Chip Packageing，多芯片封装）是最常见的方式。而就具体的内在形式而言，就是Stacked，即堆叠装配——将多枚闪存或RAM核心（Die）堆叠在一起，然后统一封装。这与内存的堆叠装配是一样的。配合小尺寸封装（最典型的就是CSP），则在满足封装面积的前提下，又提高了容量，这也是它为什么能被广泛关注的原因，究竟能像Intel和AMD那样开发新的存储技术的厂商很少很少。
富士通公司的MCP闪存，将FCRAM、DRAM和NOR闪存封装在了一起，形成一套独立的临时、永久存储单元，对于掌上设备而言，一颗芯片可搞定数据存储方面的事情了，这将是MCP在闪存领域的主要应用方向之一（点击放大）
目前的最高堆叠水平是富士通的8层/2mm（不过严格的说不是在一个物理封装之内），其次是Intel所保持的——5层1.2mm），接着是东芝公司的1.6mm/5层堆叠，三星则计划在今年推出6层/1.6mm的产品。当今单芯片最高容量4Gbit的纪录就是由两枚2Gbit NAND芯片堆叠而成的（东芝与三星的产品）。可见，MCP将在今后扩展容量与减少其他芯片数量方面发挥重要作用。